|
|
|
低电压CMOS静态随机存储器的研究与设计 |
|
论文目录 |
|
摘要 | 第3-4页 | Abstract | 第4-5页 | 第1章 绪论 | 第8-15页 | 1.1 研究背景 | 第8-9页 | 1.2 低功耗技术的发展 | 第9-10页 | 1.3 SRAM的工作原理 | 第10-15页 | 第2章 低电压SRAM面临的挑战 | 第15-17页 | 2.1 静态噪声容限降低 | 第15页 | 2.2 位线电压受存储单元泄漏电流的影响增大 | 第15-16页 | 2.3 控制电路的时序变化增大 | 第16页 | 2.4 工艺偏差的影响增大 | 第16-17页 | 第3章 存储单元的研究与设计 | 第17-32页 | 3.1 6T存储单元的介绍 | 第17-18页 | 3.2 存储单元外围辅助电路介绍 | 第18-19页 | 3.3 新型存储单元的介绍 | 第19-24页 | 3.4 存储单元的设计 | 第24-26页 | 3.5 仿真结果 | 第26-31页 | 3.6 本章小结 | 第31-32页 | 第4章 SRAM时序电路的研究与设计 | 第32-45页 | 4.1 译码器分析 | 第32-33页 | 4.2 睡眠模式可动态调节的地址译码器的设计 | 第33-36页 | 4.3 复制位线延迟技术的研究 | 第36-39页 | 4.4 设计的可编程复制位线延迟技术 | 第39-43页 | 4.5 本章小结 | 第43-45页 | 第5章 灵敏放大器的研究与设计 | 第45-62页 | 5.1 灵敏放大器的分析 | 第45-46页 | 5.2 灵敏放大器的分类 | 第46-51页 | 5.2.1 电压型灵敏放大器 | 第46-49页 | 5.2.2 电流型灵敏放大器 | 第49-51页 | 5.2.3 电荷型灵敏放大器 | 第51页 | 5.3 灵敏放大器的失调电压 | 第51-53页 | 5.4 减少位线漏电流影响的电路设计 | 第53-56页 | 5.5 衬底调节的高阻输入型灵敏放大器的设计 | 第56-61页 | 5.6 本章小结 | 第61-62页 | 第6章 整体结果 | 第62-65页 | 6.1 设计的10T存储单元版图 | 第62页 | 6.2 SRAM整体版图设计 | 第62-63页 | 6.3 SRAM整体仿真结果 | 第63-65页 | 第7章 总结与展望 | 第65-67页 | 7.1 总结 | 第65-66页 | 7.2 展望 | 第66-67页 | 参考文献 | 第67-73页 | 致谢 | 第73-74页 | 攻读硕士学位期间的研究成果 | 第74页 |
|
|
|
|
论文编号BS4609762,这篇论文共74页 会员购买按0.35元/页下载,共需支付25.9元。 直接购买按0.5元/页下载,共需要支付37元 。 |
|
|
我还不是会员,注册会员!
会员下载更优惠!充值送钱! |
我只需要这篇,无需注册!
直接网上支付,方便快捷! |
|
|
|
版权申明:本目录由www.jylw.com网站制作,本站并未收录原文,如果您是作者,需要删除本篇论文目录请通过QQ或其它联系方式告知我们,我们承诺24小时内删除。 |
|
|