|
|
|
|
基于FPGA的多通道DMA控制器的IP核设计 |
| |
| 论文目录 |
| |
| 摘要 | 第1页 | | ABSTRACT | 第3-5页 | | 第1章 绪论 | 第5-13页 | | ·选题背景及研究意义 | 第5-6页 | | ·DMA技术概述及发展动态 | 第6-7页 | | ·DMA技术概述 | 第6-7页 | | ·发展动态 | 第7页 | | ·相关技术及国内外发展现状 | 第7-11页 | | ·EDA技术 | 第7-9页 | | ·IP复用技术 | 第9页 | | ·FPGA在电子系统设计中的应用 | 第9-11页 | | ·本文所做的工作及主要内容 | 第11-13页 | | 第2章 DMA控制器总体结构设计 | 第13-21页 | | ·DMA控制器总体结构及工作机理 | 第13-14页 | | ·DMA控制器总体结构 | 第13-14页 | | ·工作机理 | 第14页 | | ·DMA各功能模块详述 | 第14-21页 | | ·Registers模块 | 第14-15页 | | ·Channel test模块 | 第15-17页 | | ·CPU Interface模块 | 第17页 | | ·Timing Control模块 | 第17页 | | ·Priority Management模块 | 第17-18页 | | ·Transmission模块 | 第18-21页 | | 第3章 DMA控制器各模块设计实现及EDA仿真 | 第21-37页 | | ·Channel test模块实现 | 第21-23页 | | ·CPU Interface模块实现 | 第23-25页 | | ·Priority Management模块实现 | 第25-27页 | | ·Transmission模块实现 | 第27-34页 | | ·DMA控制器总体实现 | 第34-37页 | | 第4章 DMA控制器的模拟验证 | 第37-40页 | | 第5章 总结与展望 | 第40-41页 | | 参考文献 | 第41-44页 | | 致谢 | 第44-45页 | | 附录 | 第45-68页 | | 附录1：通道检测模块的程序 | 第45-49页 | | 附录2：CPU接口模块的程序 | 第49-53页 | | 附录3：优先级模块的程序 | 第53-59页 | | （1） 固定优先级的程序 | 第53-56页 | | （2） 动态优先级的程序 | 第56-59页 | | 附录4：传输模块的程序 | 第59-64页 | | 附录5：控制器模拟验证统计结果 | 第64-68页 | | 攻读硕士期间发表的论文及参加的科研项目 | 第68页 |
|
|
|
|
论文编号BS1563117，这篇论文共68页
会员购买按0.35元/页下载，共需支付23.8元。 直接购买按0.5元/页下载，共需要支付34元 。 |
 |
 |
我还不是会员，注册会员！
会员下载更优惠!充值送钱！ |
我只需要这篇，无需注册！
直接网上支付，方便快捷！ |
|
|
|
版权申明：本目录由www.jylw.com网站制作，本站并未收录原文，如果您是作者，需要删除本篇论文目录请通过QQ或其它联系方式告知我们，我们承诺24小时内删除。 |
|
|
广告服务