|
|
|
|
基于概率计算的超高速全并行Turbo码译码芯片ASIC实现 |
| |
| 论文目录 |
| |
| 摘要 | 第5-6页 | | ABSTRACT | 第6-7页 | | 缩略词表 | 第16-19页 | | 第一章 绪论 | 第19-27页 | | 1.1 ASIC设计发展及现状 | 第19-21页 | | 1.1.1 ASIC设计简介 | 第19-20页 | | 1.1.2 ASIC设计现状 | 第20-21页 | | 1.2 Turbo码译码概述 | 第21-25页 | | 1.2.1 Turbo码译码基本原理 | 第21-24页 | | 1.2.2 Turbo译码的发展及挑战 | 第24页 | | 1.2.3 概率计算简介及其在Turbo码译码中的应用 | 第24-25页 | | 1.3 论文背景及本人工作 | 第25-26页 | | 1.3.1 论文课题来源 | 第25页 | | 1.3.2 本人承担主要工作 | 第25-26页 | | 1.4 论文组织结构 | 第26-27页 | | 第二章 Turbo译码芯片设计概述 | 第27-41页 | | 2.1 基于标准单元的ASIC设计流程 | 第27-33页 | | 2.1.1 ASIC前端设计流程 | 第27-29页 | | 2.1.2 ASIC后端设计流程 | 第29-31页 | | 2.1.3 Turbo译码芯片使用的EDA工具 | 第31-33页 | | 2.2 Turbo译码芯片概述 | 第33-40页 | | 2.2.1 选用工艺库介绍 | 第33页 | | 2.2.2 STA基本概念介绍 | 第33-36页 | | 2.2.3 Turbo译码芯片说明 | 第36-40页 | | 2.3 本章小结 | 第40-41页 | | 第三章 Turbo译码芯片逻辑综合设计 | 第41-63页 | | 3.1 逻辑综合介绍 | 第41-49页 | | 3.1.1 逻辑综合概述 | 第41页 | | 3.1.2 逻辑综合库说明 | 第41-42页 | | 3.1.3 设计环境及约束介绍 | 第42-49页 | | 3.2 芯片逻辑综合流程 | 第49页 | | 3.3 Turbo译码芯片综合 | 第49-62页 | | 3.3.1 Turbo译码芯片HDL优化 | 第50-53页 | | 3.3.2 Turbo译码芯片综合过程 | 第53-60页 | | 3.3.3 综合结果分析 | 第60-62页 | | 3.4 本章小结 | 第62-63页 | | 第四章 Turbo译码芯片物理实现 | 第63-91页 | | 4.1 译码芯片布图规划 | 第63-74页 | | 4.1.1 译码芯片初始规划 | 第63-70页 | | 4.1.2 译码芯片电源网络规划 | 第70-74页 | | 4.2 译码芯片布局 | 第74-75页 | | 4.3 芯片时钟树设计 | 第75-80页 | | 4.3.1 时钟网络设计介绍 | 第76-78页 | | 4.3.2 译码芯片时钟树设计 | 第78-80页 | | 4.4 译码芯片的布线 | 第80-90页 | | 4.4.1 芯片布线介绍 | 第80-81页 | | 4.4.2 天线效应与信号完整性 | 第81-82页 | | 4.4.3 译码芯片的布线实现 | 第82-86页 | | 4.4.4 译码芯片版图生成 | 第86-90页 | | 4.5 本章小结 | 第90-91页 | | 第五章 Turbo译码芯片形式验证和时序验证 | 第91-106页 | | 5.1 译码芯片形式验证 | 第91-99页 | | 5.1.1 形式验证介绍 | 第91-93页 | | 5.1.2 芯片形式验证 | 第93-99页 | | 5.2 译码芯片时序验证 | 第99-105页 | | 5.2.1 静态时序分析常用术语介绍 | 第99-101页 | | 5.2.2 译码芯片寄生RC参数提取 | 第101-102页 | | 5.2.3 译码芯片静态时序分析 | 第102-105页 | | 5.3 本章小结 | 第105-106页 | | 第六章 Turbo译码芯片版图验证 | 第106-113页 | | 6.1 Antenna天线效应检查 | 第106-107页 | | 6.2 DRC设计规则检查 | 第107-109页 | | 6.3 LVS电路规则检查 | 第109-112页 | | 6.4 本章小结 | 第112-113页 | | 第七章 Turbo译码芯片时序仿真 | 第113-128页 | | 7.1 芯片时序仿真介绍 | 第113-116页 | | 7.1.1 芯片时序仿真架构平台 | 第113-114页 | | 7.1.2 VCS仿真介绍 | 第114-115页 | | 7.1.3 负时序阈值说明 | 第115-116页 | | 7.2 译码芯片时序仿真 | 第116-127页 | | 7.2.1 译码芯片仿真环境搭建 | 第117-120页 | | 7.2.2 芯片时序仿真结果分析 | 第120-127页 | | 7.3 本章总结 | 第127-128页 | | 第八章 总结与展望 | 第128-129页 | | 8.1 论文工作总结 | 第128页 | | 8.2 下一步工作展望 | 第128-129页 | | 致谢 | 第129-130页 | | 参考文献 | 第130-133页 | | 附录1 Turbo译码芯片设计框图 | 第133-139页 | | 附录2 芯片各端.位置摆放 | 第139-144页 | | 攻读硕士学位期间取得的成果 | 第144-145页 | | 学位论文评审后修改说明表 | 第145-146页 | | 学位论文答辩后勘误修订说明表 | 第146-147页 |
|
|
|
|
论文编号BS3792821，这篇论文共147页
会员购买按0.35元/页下载，共需支付51.45元。 直接购买按0.5元/页下载，共需要支付73.5元 。 |
 |
 |
我还不是会员，注册会员！
会员下载更优惠!充值送钱！ |
我只需要这篇，无需注册！
直接网上支付，方便快捷！ |
|
|
|
版权申明：本目录由www.jylw.com网站制作，本站并未收录原文，如果您是作者，需要删除本篇论文目录请通过QQ或其它联系方式告知我们，我们承诺24小时内删除。 |
|
|
广告服务