|
|
|
|
基于Verilog语言的DMA控制器的设计与仿真 |
| |
| 论文目录 |
| |
| 摘要 | 第1-4页 | | Abstract | 第4-7页 | | 第一章 绪论 | 第7-11页 | | ·研究意义 | 第7页 | | ·DMA概述 | 第7-9页 | | ·DMA传送的特点 | 第7-8页 | | ·DMA传送的阶段 | 第8-9页 | | ·DMA传送的应用 | 第9页 | | ·内容编排 | 第9-11页 | | 第二章 DMA控制器的工作原理 | 第11-23页 | | ·基本的DMA控制器 | 第11-19页 | | ·DMA控制器的基本组成 | 第11-12页 | | ·DMA控制器的基本功能 | 第12-13页 | | ·DMA控制器的工作状态 | 第13-14页 | | ·DMA控制器的工作过程 | 第14-15页 | | ·DMA的操作类型 | 第15页 | | ·DMA操作的基本方法 | 第15-17页 | | ·DMA的传送方式 | 第17-19页 | | ·选择型和多路型DMA控制器 | 第19-20页 | | ·选择型DMA控制器 | 第19-20页 | | ·多路型DMA控制器 | 第20页 | | ·DMA控制器的应用与发展趋势 | 第20-23页 | | 第三章 DMA控制器的行为级设计 | 第23-41页 | | ·设计方案 | 第23-25页 | | ·设计说明 | 第23-24页 | | ·运行环境及设计功能要求 | 第24页 | | ·DMA控制器设计相关组件 | 第24-25页 | | ·DMA控制器功能模块划分 | 第25-26页 | | ·功能模块的行为级设计及Verilog HDL描述 | 第26-41页 | | ·数据寄存器模块的行为级设计 | 第26-29页 | | ·地址产生器模块的行为级设计描述 | 第29-32页 | | ·状态控制器模块的行为级设计描述 | 第32-36页 | | ·全电路的行为级描述 | 第36-41页 | | 第四章 DMAC设计的编译和功能仿真 | 第41-57页 | | ·DMAC设计的Verilog HDL程序编译 | 第41-42页 | | ·DMAC各模块设计的功能仿真 | 第42-51页 | | ·DRU模块的Testbench及仿真 | 第42-45页 | | ·AGU模块的Testbench及仿真 | 第45-47页 | | ·SCU模块的Testbench及仿真 | 第47-51页 | | ·DMAC全电路的Testbench及仿真 | 第51-57页 | | ·DMAC全电路设计中的Testbench代码 | 第51-54页 | | ·关于Testbench的几点说明 | 第54页 | | ·DMAC全电路的仿真结果及分析 | 第54-57页 | | 第五章 DMAC设计的逻辑综合 | 第57-65页 | | ·综合工具的选择 | 第57-58页 | | ·DMAC各个模块的逻辑综合 | 第58-65页 | | ·数据寄存器模块的逻辑综合 | 第58-59页 | | ·地址产生器模块的逻辑综合 | 第59-60页 | | ·状态控制器模块的逻辑综合 | 第60-61页 | | ·DMAC全电路的逻辑综合 | 第61-65页 | | 第六章 总结 | 第65-66页 | | 致谢 | 第66-67页 | | 参考文献 | 第67-71页 | | 附录 | 第71-92页 |
|
|
|
|
论文编号BS1333675，这篇论文共92页
会员购买按0.35元/页下载，共需支付32.2元。 直接购买按0.5元/页下载，共需要支付46元 。 |
 |
 |
我还不是会员，注册会员！
会员下载更优惠!充值送钱！ |
我只需要这篇，无需注册！
直接网上支付，方便快捷！ |
|
|
|
版权申明：本目录由www.jylw.com网站制作，本站并未收录原文，如果您是作者，需要删除本篇论文目录请通过QQ或其它联系方式告知我们，我们承诺24小时内删除。 |
|
|
广告服务