摘要 | 第5-6页 |
ABSTRACT | 第6页 |
符号对照表 | 第9-10页 |
缩略语对照表 | 第10-14页 |
第一章 绪论 | 第14-18页 |
1.1 研究的背景和意义 | 第14页 |
1.2 国内外的研究现状 | 第14-15页 |
1.3 本文的主要工作 | 第15-18页 |
第二章 理论介绍 | 第18-24页 |
2.1 PCI仲裁算法 | 第18-21页 |
2.1.1 仲裁信号的协定 | 第19-20页 |
2.1.2 仲裁算法 | 第20-21页 |
2.2 寻址模型 | 第21-22页 |
2.2.1 StarFabric寻址模型 | 第21页 |
2.2.2 PCI寻址模型 | 第21-22页 |
2.3 本章小结 | 第22-24页 |
第三章 芯片结构描述 | 第24-48页 |
3.1 SROM接口模块 | 第24-26页 |
3.1.1 SROM写操作 | 第25页 |
3.1.2 SROM读操作 | 第25-26页 |
3.2 PCI模块 | 第26-29页 |
3.2.2 PCI总线控制 | 第27页 |
3.2.3 总线编码 | 第27-28页 |
3.2.4 总线的数据传输 | 第28-29页 |
3.3 StarFabric模块 | 第29-32页 |
3.3.1 StarFabric层次结构 | 第29-30页 |
3.3.2 同步过程 | 第30页 |
3.3.3 帧格式 | 第30-32页 |
3.4 PCI与StarFabric转换模块 | 第32-34页 |
3.4.1 PCI存储器读/写操作转换成StarFabric帧 | 第32-33页 |
3.4.2 PCI I/O和配置读/写操作转换成StarFabric帧 | 第33页 |
3.4.3 PCI读完成操作的转换转换成StarFabric帧 | 第33页 |
3.4.4 StarFabric帧转换成PCI操作 | 第33-34页 |
3.5 8B/10B编解码模块 | 第34-37页 |
3.6 寄存器模块 | 第37-38页 |
3.7 关键技术说明 | 第38-46页 |
3.7.1 StarFabric Frame仲裁设计 | 第38-40页 |
3.7.2 寄存器访问机制 | 第40-41页 |
3.7.3 高速串行总线设计 | 第41-42页 |
3.7.4 NanoSim结合VCS的数模混仿技术 | 第42-43页 |
3.7.5 数模接口的时序约束及时序建模 | 第43-44页 |
3.7.6 PCI接口状态机设计 | 第44-46页 |
3.8 本章小结 | 第46-48页 |
第四章 ASIC的实现流程 | 第48-66页 |
4.1 ASIC设计流程 | 第48-49页 |
4.2 数模混合仿真 | 第49-54页 |
4.3 综合 | 第54-60页 |
4.3.1 综合库的设定 | 第54页 |
4.3.2 定义工作环境 | 第54-55页 |
4.3.3 定义设计约束 | 第55页 |
4.3.4 综合结果的检查 | 第55-56页 |
4.3.5 综合报告 | 第56-60页 |
4.4 FPGA验证 | 第60-62页 |
4.5 物理设计 | 第62-65页 |
4.5.1 布局 | 第62-63页 |
4.5.2 放置标准单元 | 第63页 |
4.5.3 时钟树的综合 | 第63页 |
4.5.4 布线 | 第63-64页 |
4.5.5 物理验证 | 第64-65页 |
4.6 本章小结 | 第65-66页 |
第五章 总结与展望 | 第66-68页 |
参考文献 | 第68-70页 |
致谢 | 第70-72页 |
作者简介 | 第72-73页 |