|
|
|
射频集成电路的ESD防护技术研究 |
|
论文目录 |
|
摘要 | 第1-4页 | Abstract | 第4-7页 | 第一章 绪论 | 第7-15页 | ·引言 | 第7-8页 | ·静电放电模式 | 第8-11页 | ·静电放电的测试方法 | 第11-13页 | ·I/O Pin 的静电放电测试 | 第11页 | ·Pin-to-Pin 的静电放电测试 | 第11-12页 | ·VDD-to-VSS 的静电放电测试 | 第12页 | ·传输线脉冲发生器 TLP 测试 | 第12-13页 | ·射频集成电路的 ESD 防护研究现状 | 第13页 | ·本论文的主要研究工作 | 第13-15页 | 第二章 ESD 器件的防护机理 | 第15-23页 | ·ESD 失效形式及其设计窗口的研究 | 第15-17页 | ·电阻 | 第17-18页 | ·二极管 | 第18-19页 | ·MOS 管 | 第19-21页 | ·本章小结 | 第21-23页 | 第三章 基于 SCR 的 ESD 防护器件 | 第23-49页 | ·晶闸管的工作原理 | 第23-24页 | ·ESD 仿真 | 第24-29页 | ·ESD 的器件仿真 | 第24-26页 | ·模型参数对关键性能的影响 | 第26-27页 | ·二次击穿电流的仿真 | 第27-29页 | ·SCR 器件的改进措施 | 第29-35页 | ·MLSCR | 第29-32页 | ·LVTSCR | 第32-35页 | ·新型的 SCR 器件 | 第35-37页 | ·双向的 SCR 器件 | 第35-36页 | ·DTSCR | 第36-37页 | ·ESD 防护器件的寄生电容及 ESD 鲁棒性综合评估 | 第37-47页 | ·本章小结 | 第47-49页 | 第四章 全芯片 ESD 防护网络的设计 | 第49-63页 | ·射频全芯片设计的概述 | 第49-51页 | ·Power Clamp 电路的设计 | 第51-61页 | ·二极管串的 Power Clamp 电路 | 第51-53页 | ·RC 触发的 ESD 防护结构 | 第53-61页 | ·基于 SCR 器件的 Power Clamp 电路 | 第61-62页 | ·本章小结 | 第62-63页 | 第五章 总结与展望 | 第63-65页 | 致谢 | 第65-67页 | 参考文献 | 第67-71页 | 研究成果 | 第71-72页 |
|
|
|
|
论文编号BS1764390,这篇论文共72页 会员购买按0.35元/页下载,共需支付25.2元。 直接购买按0.5元/页下载,共需要支付36元 。 |
|
|
我还不是会员,注册会员!
会员下载更优惠!充值送钱! |
我只需要这篇,无需注册!
直接网上支付,方便快捷! |
|
|
|
版权申明:本目录由www.jylw.com网站制作,本站并未收录原文,如果您是作者,需要删除本篇论文目录请通过QQ或其它联系方式告知我们,我们承诺24小时内删除。 |
|
|