| 摘要 | 第5-7页 |
| ABSTRACT | 第7-9页 |
| 符号对照表 | 第17-18页 |
| 缩略语对照表 | 第18-23页 |
| 第一章 绪论 | 第23-43页 |
| 1.1 研究背景 | 第23-27页 |
| 1.1.1 CMOS工艺的缩放规则 | 第24-25页 |
| 1.1.2 传统MOSFET的局限 | 第25-27页 |
| 1.2 MOSFET亚阈值摆幅降低措施 | 第27-32页 |
| 1.2.1 栅介质采用高k材料 | 第27-28页 |
| 1.2.2 FDSOI和FinFET | 第28-29页 |
| 1.2.3 负电容晶体管(NCFET) | 第29-30页 |
| 1.2.4 隧穿场效应晶体管(TFET) | 第30-32页 |
| 1.3 TFET遇到的问题 | 第32-36页 |
| 1.3.1 TFET导通电流低 | 第32-33页 |
| 1.3.2 TFET米勒电容大 | 第33-36页 |
| 1.3.3 TFET工艺难度高 | 第36页 |
| 1.4 TFET国内外研究现状 | 第36-40页 |
| 1.4.1 带带隧穿机理研究 | 第37页 |
| 1.4.2 TFET性能改进 | 第37-40页 |
| 1.5 论文结构安排 | 第40-43页 |
| 第二章 隧穿晶体管工作原理及模型研究 | 第43-59页 |
| 2.1 带带隧穿原理 | 第43-45页 |
| 2.2 TFET工作原理 | 第45-48页 |
| 2.2.1 点隧穿工作原理 | 第45-46页 |
| 2.2.2 线隧穿工作原理 | 第46-48页 |
| 2.3 TCAD仿真软件及TFET仿真方法 | 第48-57页 |
| 2.3.1 TCAD仿真软件介绍 | 第48-49页 |
| 2.3.2 TFET仿真模型介绍 | 第49-53页 |
| 2.3.3 带带隧穿(BTBT)模型及模型校准 | 第53-57页 |
| 2.4 本章小结 | 第57-59页 |
| 第三章 双源T型栅隧穿晶体管研究 | 第59-85页 |
| 3.1 T型栅TFET器件结构 | 第59-61页 |
| 3.2 硅基TGTFET研究 | 第61-69页 |
| 3.2.1 硅基TGTFET工作机理 | 第61-63页 |
| 3.2.2 TGTFET与LTFET、UTFET性能对比 | 第63-65页 |
| 3.2.3 Pocket对TGTFET性能的影响 | 第65-69页 |
| 3.3 Ge/SiGe异质结TGTFET研究 | 第69-75页 |
| 3.3.1 器件结构 | 第69-70页 |
| 3.3.2 HJ_TGTFET与硅基TGTFET性能对比 | 第70-73页 |
| 3.3.3 器件参数对HJ_TGTFET性能的影响 | 第73-75页 |
| 3.4 TGTFET频率特性研究 | 第75-81页 |
| 3.4.1 跨导特性 | 第75-76页 |
| 3.4.2 电容特性 | 第76-79页 |
| 3.4.3 频率特性 | 第79-81页 |
| 3.5 TGTFET工艺可行性分析及结果对比 | 第81-84页 |
| 3.5.1 TGTFET工艺制备分析 | 第81-83页 |
| 3.5.2 凹型沟道TFET性能对比 | 第83-84页 |
| 3.6 本章小结 | 第84-85页 |
| 第四章 基于线隧穿的无掺杂隧穿晶体管研究 | 第85-107页 |
| 4.1 LT_DLTFET器件结构及工作原理 | 第85-90页 |
| 4.1.1 LT_DLTFET器件结构 | 第85-87页 |
| 4.1.2 LT_DLTFET工作原理 | 第87-90页 |
| 4.2 器件结构参数对LT_DLTFET性能的影响 | 第90-95页 |
| 4.2.1 源区和顶栅距离(L_(TGs))对器件性能的影响 | 第90-92页 |
| 4.2.2 漏区和顶栅距离(L_(TGd))对器件性能的影响 | 第92-93页 |
| 4.2.3 漏区和背栅距离(L_(BGd))对器件性能的影响 | 第93-95页 |
| 4.3 功函数对LT_DLTFET性能的影响 | 第95-100页 |
| 4.3.1 顶栅功函数(Ψ_(TG))对器件性能的影响 | 第95-97页 |
| 4.3.2 背栅功函数(Ψ_(BG))对器件性能的影响 | 第97-100页 |
| 4.4 工作电压对LT_DLTFET性能的影响 | 第100-103页 |
| 4.4.1 背栅电压(Vbg)对LT_DLTFET性能的影响 | 第100-101页 |
| 4.4.2 漏电压(Vd)对LT_DLTFET性能的影响 | 第101-103页 |
| 4.5 LT_DLTFET工艺可行性分析及结果对比 | 第103-105页 |
| 4.5.1 LT_DLTFET工艺可行性分析 | 第103-104页 |
| 4.5.2 无掺杂TFET性能对比 | 第104-105页 |
| 4.6 本章小结 | 第105-107页 |
| 第五章 基于双栅隧穿晶体管的动态存储器研究 | 第107-129页 |
| 5.1 DGTFET DRAM器件结构 | 第108-109页 |
| 5.2 DGTFET DRAM工作原理 | 第109-117页 |
| 5.2.1 写操作优化 | 第110-112页 |
| 5.2.2 保持操作优化 | 第112-114页 |
| 5.2.3 读操作优化 | 第114-117页 |
| 5.3 隔离介质对DGTFET DRAM性能的影响 | 第117-124页 |
| 5.3.1 源区隔离介质优化 | 第118-120页 |
| 5.3.2 漏区隔离介质优化 | 第120-123页 |
| 5.3.3 DGTFET DRAM保持时间 | 第123-124页 |
| 5.4 DGTFET DRAM尺寸缩小 | 第124-125页 |
| 5.5 不同TFET DRAM性能对比 | 第125-126页 |
| 5.6 本章小结 | 第126-129页 |
| 第六章 基于隧穿晶体管的标准单元电路研究 | 第129-157页 |
| 6.1 TFET的Verilog-A模型分析 | 第129-133页 |
| 6.1.1 隧穿电流模型 | 第130-132页 |
| 6.1.2 电容模型 | 第132-133页 |
| 6.2 TFET电学特性的Hspice模拟 | 第133-136页 |
| 6.3 TFET反相器研究 | 第136-140页 |
| 6.3.1 TFET反相器电路设计 | 第136-137页 |
| 6.3.2 TFET反相器基本特性研究 | 第137-140页 |
| 6.4 TFET组合逻辑电路研究 | 第140-144页 |
| 6.4.1 TFET与非门(NAND)单元电路设计 | 第140-142页 |
| 6.4.2 TFET与非门(NAND)单元电路性能研究 | 第142-144页 |
| 6.5 TFET静态存储单元(SRAM)研究 | 第144-155页 |
| 6.5.1 TFET源内接SRAM单元电路设计 | 第145-147页 |
| 6.5.2 TFET源内接SRAM单元静态噪声容限 | 第147-152页 |
| 6.5.3 TFET源外接SRAM单元静态噪声容限 | 第152-154页 |
| 6.5.4 SRAM单元的静态功耗 | 第154-155页 |
| 6.6 TFET和MOSFET性能对比 | 第155-156页 |
| 6.7 本章小结 | 第156-157页 |
| 第七章 总结和展望 | 第157-159页 |
| 7.1 论文研究内容和创新点 | 第157-158页 |
| 7.2 后期展望 | 第158-159页 |
| 参考文献 | 第159-173页 |
| 致谢 | 第173-175页 |
| 作者简介 | 第175-177页 |
广告服务 
