|
|
|
高分辨SAR射频目标仿真技术研究 |
|
论文目录 |
|
摘要 | 第1-6页 | Abstract | 第6-10页 | 1 绪论 | 第10-13页 | ·研究背景 | 第10-11页 | ·SAR目标仿真技术发展概况 | 第11-12页 | ·研究内容 | 第12-13页 | ·本文内容介绍 | 第13页 | 2 合成孔径雷达技术 | 第13-20页 | ·概述 | 第13-15页 | ·合成孔径雷达原理 | 第15-17页 | ·合成孔径的形成 | 第15-16页 | ·距离分辨率 | 第16页 | ·方位分辨率 | 第16-17页 | ·SAR回波信号特性 | 第17-19页 | ·SAR目标分类 | 第19-20页 | 3 宽带线性调频信号的产生 | 第20-25页 | ·模拟方法 | 第20-21页 | ·数字方法 | 第21-22页 | ·正交调制 | 第22-25页 | ·正交调制原理 | 第22-23页 | ·幅相不平衡对正交调制的影响 | 第23-25页 | ·载漏和镜像对正交调制的影响 | 第25页 | 4 SAR射频目标仿真的工程实现 | 第25-29页 | ·采用数字储频的SAR目标仿真 | 第26-28页 | ·系统组成 | 第26页 | ·方案概述 | 第26-27页 | ·数字储频器 | 第27页 | ·上下变频器 | 第27-28页 | ·采用直接数字存储的SAR目标仿真 | 第28-29页 | ·系统组成 | 第28页 | ·工作原理 | 第28页 | ·矢量信号发生器 | 第28-29页 | ·正交调制器 | 第29页 | 5 直接数字存储SAR目标仿真系统设计 | 第29-54页 | ·FPGA平台 | 第29-34页 | ·Virtex-Ⅱ系列器件特征 | 第30页 | ·可编程逻辑块CLB | 第30-31页 | ·数字时钟管理 | 第31页 | ·可编程输入输出模块 | 第31-32页 | ·LVDS接口设计 | 第32-33页 | ·FPGA片内存储器设计 | 第33-34页 | ·DDR存储器 | 第34-37页 | ·SDRAM介绍 | 第34页 | ·DDR内存的特点 | 第34-36页 | ·DDR功能介绍 | 第36-37页 | ·DDR内存的触发读写 | 第37页 | ·USB接口 | 第37-41页 | ·USB接口介绍 | 第37-38页 | ·USB接口芯片 | 第38-39页 | ·Slave FIFO接口 | 第39-40页 | ·USB接口配置 | 第40-41页 | ·DDR内存控制器的实现 | 第41-45页 | ·控制器功能划分 | 第42-43页 | ·控制逻辑的输入输出信号 | 第43页 | ·DDR写 | 第43-44页 | ·DDR读 | 第44-45页 | ·USB接口逻辑设计 | 第45-46页 | ·用户接口设计 | 第46-48页 | ·命令接口 | 第47页 | ·输出接口 | 第47页 | ·输入接口 | 第47页 | ·回放接口 | 第47-48页 | ·DA变换 | 第48-49页 | ·DA电路设计 | 第48-49页 | ·I/Q信号处理 | 第49页 | ·宽带信号正交调制 | 第49-50页 | ·正交调制 | 第49页 | ·幅相预失真补偿 | 第49-50页 | ·软件设计 | 第50-52页 | ·USB驱动软件 | 第50-51页 | ·目标模型仿真 | 第51-52页 | ·目标仿真结果分析 | 第52-54页 | 6 结论 | 第54-55页 | 攻读学位期间获奖和发表论文情况 | 第55-56页 | 致谢 | 第56-57页 | 参考文献 | 第57-59页 |
|
|
|
|
论文编号BS803356,这篇论文共59页 会员购买按0.35元/页下载,共需支付20.65元。 直接购买按0.5元/页下载,共需要支付29.5元 。 |
|
|
我还不是会员,注册会员!
会员下载更优惠!充值送钱! |
我只需要这篇,无需注册!
直接网上支付,方便快捷! |
|
|
|
版权申明:本目录由www.jylw.com网站制作,本站并未收录原文,如果您是作者,需要删除本篇论文目录请通过QQ或其它联系方式告知我们,我们承诺24小时内删除。 |
|
|