|
|
|
|
数字接收机中基于TMS320C6416的数字下变频技术
|
|
【电子开题报告范文】关键词：数字接收机 数字下变频 DSP中频数字接收机常通过数字下变频技术降低采样数据率，减轻后续信号处理的压力。数字下变频器有多种芯片可供选择，如Harris公司Gray-Chip公司的产品。然而这些器件无法满足雷达对抗侦察数字接收机高多DSP的数字下变频器。本文以某雷达对抗侦察数字接收机为例，介绍一种基于TI公司的DSP TMS320C6416的数字下变频器。
1 数字下变频的基本原理
数字下变频的基本原理见图1。经A/D变换后的中频信号通过两个乘法器构成混频器，产生I、Q两种信号再通过低通滤波、抽取输出降低了采样频率的基带信号。以某种数字接收机为例，其中频频率fc=200MHz，中频带宽B=20MHz，中频采样频率fs=500MHz，下变频时可以直接将中频频率变到0，也就是令图1中的f0=fc，此时位于中频带宽内对称于中频频率的信号频谱分量将发生混叠。为避免这种现象可将中频下变频到一个较低的频率而不是0，设f0=190MHz，则下变频后的信号位于0～20MHz，通过低通滤波10倍抽取，相当于对变频后的信号以50MHz的采样频率采样。
利用DSP实现数字下变频的第一步是选择能满足上述数据处理要求的DSP。对于混频运算，由于采样频率为？500MHz，为实现时处理则要求DSP至少具有500MIPS的处理能力，同时考虑到后续滤波抽取运算的需要，选用TI公司的高性能DSP芯片TMS320C6416。
2 TMS320C6416芯片的性能特点
TMS320C6416是TI公司最新推出的高性能定点DSP，其时钟频率可达600MHz，最高处理能力为4800MIPS，软件与C62X完成兼容，采用先进的甚长指令结构（VLIW)的DSP内核有6个ALU（32/40bit），每个时钟周期可以执行8条指令，所有指令都可以条件执行。该DSP具有Viterbi译码协处理器（VCP）和Turbo译码协处理器（TCP)；采用两级缓存结构，一级缓存（L1)由128Kbit的程序缓存和128Kbit的数据缓存组成，二级缓存（L2)
|
|
|
|
<<<<<全文未完>>>>> 全文字数约2543字
|
要阅读全文请先注册成VIP会员！详情请阅读会员专区！
VIP会员可以阅读全文， 欢迎加入VIP会员专区！ 加入VIP会员步骤如下：
注册用户名→在线购卡
|
|
|
|
广告服务