|
|
|
ESD电路保护设计中的若干关键问题
|
|
【电力机车论文】Key Issuesin the ESD Protection Design兼顾ESD抑制器件的电容和布局因素的超高速数据传输线路保护电路设计师在设计实用而可靠的产品过程中面临着许多静电放电(ESD)问题。不仅如此,电子产品市场向更高数据吞吐量和信号速度发展的趋势更使这本已复杂的问题雪上加霜。ESD保护基本上分为两类:即在制造过程中的保护以及在现实环境中的保护。 除了保护数据传输线路之外,ESD抑制器件必须保持其信号的完整性。把ESD抑制器设置得距其保护的线路过远有可能降低其有效性。电路板迹线(Board Trace)电感会在芯片上引起额外的电压,即过冲。为避免发生这一现象,应尽量把ESD抑制器安放得靠近受保护线路。底线是ESD解决方案的选择不再像选择一个额定参数与电路工作电压相符的抑制器那么简单。目前,一种比较有效的解决方案是把电路板的布局以及ESD抑制器件的非抑制电特性考虑在内。在深入研究ESD保护的详细内容之前,回顾一下它的基本知识将有所帮助。 ESD在制造过程中的保护 每当两种不同的材料相互接触后分开时,就会产生这种所谓的摩擦生电效应。电荷随后转移至电位较低的物体这一现象被称为静电放电。 摆在设计、质量和可靠性组织面前的课题是如何应对其电子产品上的静电转移效应。如果ESD脉冲进入到电子装置的内部,则会对内部电路造成实际损坏。据ESD协会估计:由用户活动所产生的ESD导致的产品受损平均占到27%~33%。不管产品损耗发生在用户端还是在制造过程中,ESD都会招致产品可靠性的下降并减少公司的利润。为了对降低由ESD导致的损耗提供帮助,芯片制造商可以在其集成电路模片中采用TVS结构。这将使得它们性能更加稳定,并有助于提高芯片生产和电路板制造过程的成品率。 ESD在现实环境中的保护 当把电子产品从制造环境中挪到实际日常应用中将产生很大问题。由最终用户生成并引入电子装置的ESD比在受控制造环境中发现的ESD要严重得多。这就意味着一个能在制造过程中实现高成品率的设计有可能在现场使用时
|
|
|
|
<<<<<全文未完>>>>> 全文字数约3580字
|
要阅读全文请先注册成VIP会员!详情请阅读会员专区!
VIP会员可以阅读全文, 欢迎加入VIP会员专区! 加入VIP会员步骤如下:
注册用户名→在线购卡
|
|
|
|